]> ]>
Facebook ВКонтакте Одноклассники Mail.Ru Яндекс Google
 

    

Обложка

Аверченков О.Е.

Схемотехника: аппаратура и программы.

Москва: ДМК Пресс, 2012.- 588 с.

ISBN / ISSN: 978-5-94074-402-3

Тираж: 500 экз.

Инвентарный номер: 21664

Издание рекомендовано в качестве учебного пособия для студентов технических вузов

Данное пособие предназначено для первоначального ознакомления с элементной базой и функциональными типовыми узлами микропроцессорных систем. В нем описываются ключевые и логические элементы, комбинационные устройства, триггеры, регистры, счетчики, микросхемы памяти. Большое внимание уделено усилителям и аналого-цифровым устройствам, без которых не может обойтись процессор при общении с внешними датчиками.
Главной особенностью пособия, ориентированного на самостоятельное усвоение материала, является попытка совместить изучение схемотехнической аппаратуры с практическими приемами подключения ее к однокристальной вычислительной машине (ОВМ), являющейся ядром современных систем обработки данных. В ряде случае приведены программы, программно реализующие схемотехнические функции и позволяющие исключить или упростить внешнюю аппаратуру.
Рассмотрены не только принципы действия типовых устройств, но и приведены конкретные примеры их реализации и практического использования, что позволяет рекомендовать данное пособие для курсового проектирования, особенно, если оно осуществляется одновременно с чтением лекций.
Несмотря на то, что пособие предназначено в первую очередь для первоначального ознакомления с основами схемотехники, некоторые материалы могут представлять интерес и для подготовленных читателей.

ББК: 32.844 ( Радиоаппаратура (радиоэлектронная аппаратура)); 32.973.26-04 ( Элементы и узлы микро-ЭВМ)

УДК: 004.3 ( Аппаратные средства. Техническое обеспечение); 621.382 ( Электронные элементы, использующие свойства твердого тела. Полупроводниковая электроника)

ОКСО: 210000 ( Электронная техника, радиотехника и связь)

Аверченков О. Е. Схемотехника: аппаратура и программы. - М.: ДМК Пресс, 2012.- 588 с.



  • Оглавление
    • Введение
    • ГЛАВА 1. Ключевые схемы
      • §1.1. Базовая ключевая схема
        • 1.1.1. Схема с идеальным ключом
        • 1.1.2. Временная диаграмма выходного напряжения
        • 1.1.3. Ограничение величины внешнего резистора снизу
        • 1.1.4. Влияние сопротивления нагрузки
        • 1.1.5. Мощность, выделяемая на ключе
        • 1.1.6. Реальный ключ
      • §1.2. Влияние емкостей на форму импульсов
        • 1.2.1. Влияние емкости нагрузки
        • 1.2.2. Интегрирующая цепочка
        • 1.2.3. Дифференцирующая цепочка
      • §1.3. Свойства полупроводникового диода
        • 1.3.1. Вольтамперная характеристика
        • 1.3.2. Эквивалентная схема проводящего диода
        • 1.3.2. Эквивалентная схема непроводящего диода
      • §1.4. Диодные логические элементы
        • 1.4.1. Схема диодного ключа
        • 1.4.2. Диодный логический элемент "И" (AND)
        • 1.4.3. Диодный логический элемент "ИЛИ" (OR)
        • 1.4.4. "Монтажное ИЛИ"
      • §1.5. Диодные ограничители уровня сигнала
        • 1.5.1. Ограничитель отрицательного сигнала
        • 1.5.2. Параллельный ограничитель отрицательной полярности
        • 1.5.3. Ограничитель положительного напряжения сверху
        • 1.5.4. Двусторонний ограничитель на стабилитроне
      • §1.6. Свойства биполярного транзистора в ключевом режиме
        • 1.6.1. Режимы работы биполярного транзистора
        • 1.6.2. Токи транзистора в режиме глубокой отсечки
        • 1.6.3. Токи транзистора в режиме с оборванной базой
        • 1.6.4. Токи транзистора в режиме "заземленной" базы
        • 1.6.5. Схемы замещения непроводящего транзистора
        • 1.6.6. Токовое условие насыщения биполярного транзистора
        • 1.6.7. Схема замещения проводящего транзистора
      • §1.7. Ключ на биполярном транзисторе
        • 1.7.1. Схема и работа ключа
        • 1.7.2. Условие работоспособности ключа в режиме отсечки
        • 1.7.3. Условие работоспособности ключа в режиме насыщения
        • 1.7.4. Упрощенный порядок расчета ключа
      • §1.8. Переходный процесс при включении биполярного транзистора
        • 1.8.1. Метод заряда
        • 1.8.2. Процесс включения транзистора
        • 1.8.3. Нахождение времени включения
        • 1.8.4. Режим сильного отпирающего сигнала
        • 1.8.5. Режим слабого отпирающего сигнала
      • §1.9. Переходный процесс при выключении биполярного транзистора
        • 1.9.1. Временные диаграммы
        • 1.9.2. Нахождение времени выключения
        • 1.9.3. Режим сильного запирающего сигнала
        • 1.9.4. Режим слабого запирающего сигнала
        • 1.9.5. Учет заряда в области коллектора
      • §1.10. Повышение быстродействия ключа на биполярном транзисторе
        • 1.10.1. Оптимальная форма базового тока
        • 1.10.2. Ключ с ускоряющим конденсатором
        • 1.10.3. Выбор емкости ускоряющего конденсатора
        • 1.10.4. Экспериментальная оценка правильности выбора Су
        • 1.10.5. Ключ с нелинейной обратной связью (ОС)
        • 1.10.6. Преимущества и недостатки ключа с нелинейной ОС
    • ГЛАВА 2. Интегральные логические элементы
      • §2.1. Разновидности логических интегральных элементов на биполярных транзисторах
        • 2.1.1. Резистивно-транзисторная логика (РТЛ)
        • 2.1.2. Диодно-транзисторная логика (ДТЛ)
        • 2.1.3. ДТЛ элемент с одним источником питания
        • 2.1.4. Многоэмиттерный транзистор
      • §2.2. Структура ТТЛ элемента
        • 2.2.1. Иллюстративная схема ТТЛ элемента
        • 2.2.2. Двухтранзисторный выходной каскад
        • 2.2.3. "Сквозной" ток двутранзисторного выходного каскада
        • 2.2.4. Программное управление двухтранзисторным каскадом
      • §2.3. Базовая схема ТТЛ элемента
        • 2.3.1. Функциональная схема
        • 2.3.2. "Фазоразделитель"
        • 2.3.3. Базовая схема ТТЛ элемента
        • 2.3.4. Работа ТТЛ элемента
        • 2.3.5. Работа ТТЛ элементов на общую информационную линию
        • 2.3.6. ТТЛ элемент с открытым коллектором
        • 2.3.7. ТТЛ элемент с третьим состоянием
      • §2.4. Параметры и характеристики ТТЛ элемента
        • 2.4.1. Основные параметры
        • 2.4.2. Входная характеристика
        • 2.4.3. Определение входных токов ТТЛ элемента
        • 2.4.4. Определение порогового напряжения
        • 2.4.5. Передаточная характеристика
        • 2.4.6. Особенности выходных (нагрузочных) характеристик
        • 2.4.7. Единичная нагрузочная характеристика
        • 2.4.8. Нулевая нагрузочная характеристика
        • 2.4.9. Временные параметры
      • §2.5. Нормализация входного сигнала для ТТЛ элемента
        • 2.5.1. Двухключевая схема
        • 2.5.2. Схема с одним верхним ключом
        • 2.5.3 Схема с верхним ключом и резистором
        • 2.5.4. Схема с нижним ключом и резистором
        • 2.5.5. Преобразователь двуполярного напряжения в ТТЛ уровень
        • 2.5.6. Стабилитронный ограничитель двуполярного сигнала
      • §2.6. Ключи на полевых транзисторах
        • 2.6.1. Общие сведения о МОП транзисторах
        • 2.6.2. Ключ на полевом транзисторе
        • 2.6.3. Схемы замещения полевого транзистора
        • 2.6.4. Ключ на полевом транзисторе с транзисторной нагрузкой
        • 2.6.5. Ключ на разнотипных МОП транзисторах
        • 2.6.6. Быстродействие ключей на полевых транзисторах
      • §2.7. Логика на полевых транзисторах
        • 2.7.1. Общие сведения
        • 2.7.2. МОПТЛ элементы на однородных транзисторах
        • 2.7.3. Базовая схема кМОПТЛ элемента "И-НЕ"
        • 2.7.4. Характеристики кМОПТЛ элемента
    • ГЛАВА 3. Подключение нагрузки к выходу микросхем
      • §3.1. Подключение нагрузки без преобразования уровня сигнала
        • 3.1.1. Нагрузка в виде входов логических элементов
        • 3.1.2. Нагрузка в виде светодиода
        • 3.1.3. Параллельная работа элементов
      • §3.2. Однокаскадные ключи для преобразования уровня выходного сигнала
        • 3.2.1. Использование элемента с открытым электродом
        • 3.2.2. Внешний ключ на n-p-n транзисторе
        • 3.2.3. Внешний ключ без источника смещения
        • 3.2.4. Внешний ключ на p-n-p транзисторе
      • §3.3. Двухкаскадные ключевые усилители
        • 3.3.1. Ключ на составном транзисторе
        • 3.3.2. Устранение недостатков составного транзистора
        • 3.3.3. Двухкаскадный ключ
        • 3.3.4. Защита мощных выходных транзисторов
        • 3.3.5. Ключ с двуполярным выходным напряжением
        • 3.3.6. Микросхемы с наборами мощных ключей
      • §3.4. Ключи на мощных полевых транзисторах
        • 3.4.1. Ключ на полевом транзисторе с низковольтным управлением
        • 3.4.2. Ключ на полевом транзисторе с преобразованием управляющего уровня
        • 3.4.3. Биполярный транзистор с изолированным затвором
    • ГЛАВА 4. Ключевые устройства с гальваническим разделением входа и выхода
      • §4.1. Ключевые устройства с оптической связью
        • 4.1.1. Транзисторный оптрон
        • 4.1.2. Коэффициент передачи тока оптрона
        • 4.1.3. Параметры транзисторного оптрона
        • 4.1.4. Оптронный преобразователь тока в ТТЛ сигнал
      • §4.2. Оптически управляемые тиристорные ключи
        • 4.2.1. Основные свойства тиристора
        • 4.2.2. Недостатки тиристора
        • 4.2.3. Оптически управляемый тиристорный ключ
        • 4.2.4. Особенности релейного режима
        • 4.2.5. Фазоимпульсное управление тиристором
        • 4.2.6. Управление мощностью за счет пропуска полупериодов
      • §4.3. Особенности электромагнитных цепей
        • 4.3.1 Основные магнитные параметры
        • 4.3.2 Закон полного тока
        • 4.3.3. Закон электромагнитной индукции (закон Фарадея)
        • 4.3.4. Магнитные материалы
      • §4.4. Уравнения импульсного трансформатора
        • 4.4.1. Общие сведения
        • 4.4.2. Интегральное уравнение импульсного трансформатора
        • 4.4.3. Оценка вторичного напряжения
        • 4.4.4. Оценка токов трансформатора
        • 4.4.5. Временные диаграммы
      • §4.5. Режимы работы импульсного трансформатора
        • 4.5.1. Воздействие на сердечник однополярных импульсов
        • 4.5.2. Введение немагнитного зазора
        • 4.5.3. Действие импульса большой длительности
      • §4.6. Искажения, вносимые трансформатором
        • 4.6.1. Эквивалентная схема трансформатора
        • 4.6.2. Формирование вершины импульса
        • 4.6.3. Разрыв индуктивной цепи
        • 4.6.5. Колебания при разрыве индуктивной цепи
        • 4.6.6. Экспериментальная оценка параметров трансформатора
        • 4.6.7. Формирование фронта выходного сигнала
      • §4.7. Ключ с импульсным трансформатором
        • 4.7.1. Схема
        • 4.7.2. Процесс формирования импульса
        • 4.7.3. Процесс формирования выброса
        • 4.7.4. Параметры выброса
        • 4.7.5. Оценка числа витков трансформатора
        • 4.7.6. Расчет сопротивлений ключа
    • ГЛАВА 5. Основы схемотехники ИОУ
      • §5.1. Обратная связь в усилителях
        • 5.1.1. Общие сведения об усилителях
        • 5.1.2. Разновидности обратной связи
        • 5.1.3. Коэффициент усиления усилителя с ПОС
        • 5.1.4. Коэффициент усиления усилителя с ООС
        • 5.1.5. Общие свойства отрицательной ОС
        • 5.1.6. Самовозбуждение усилителя
        • 5.1.7. Методы срыва генерации
        • 5.1.8. Основные требования к усилительным каскадам
      • §5.2. Параметры усилительного каскада
        • 5.2.1. Схемы включения транзисторов
        • 5.2.2. Эквивалентная схема усилительного каскада с ОЭ
        • 5.2.3. Входное сопротивление схемы с ОЭ
        • 5.2.4. Коэффициент усиления напряжения для схемы с ОЭ
        • 5.2.5. Выходное сопротивление схемы с ОЭ
        • 5.2.6. Схема и входное сопротивление эмиттерного повторителя
        • 5.2.7. Коэффициент усиления ЭП по напряжению
        • 5.2.8. Выходное сопротивление ЭП
      • §5.3. Простейшие УПТ
        • 5.3.1. УПТ на одном транзисторе
        • 5.3.2. Дрейф нулевого уровня УПТ
        • 5.3.3. Усилительный каскад с термокомпенсацией
        • 5.3.4. Дифференциальный каскад
      • §5.4. Структура и параметры ИОУ
        • 5.4.1. Описание иллюстративной схемы ИОУ
        • 5.4.2. Условное графическое обозначение (УГО)
        • 5.4.3. Параметры входной цепи
        • 5.4.4. Параметры выходной цепи
        • 5.4.5. Передаточные параметры
        • 5.4.6. Частотные и временные параметры
        • 5.4.7. Типы ИОУ
      • §5.5. Неинвертирующий УПТ на основе ИОУ
        • 5.5.1. Схема
        • 5.5.2. Коэффициент усиления
        • 5.5.3. Входное сопротивление
        • 5.5.4. Главные особенности неинвертирующего УПТ
        • 5.5.5. Порядок расчета
        • 5.5.6. Числовой пример расчета
      • §5.6. Инвертирующий УПТ на основе ИОУ
        • 5.6.1. Схема
        • 5.6.2. Коэффициент усиления
        • 5.6.3. Входное сопротивление
        • 5.6.4. Зависимость коэффициента β от сопротивления Rу
        • 5.6.5. Главные особенности инвертирующего УПТ
        • 5.6.6. Порядок расчета
        • 5.6.7. Числовой пример расчета
      • §5.7. Погрешности УПТ
        • 5.7.1. Общие сведения
        • 5.7.2. Потенциальная аддитивная составляющая
        • 5.7.3. Токовая аддитивная составляющая
        • 5.7.4. Оценка общей аддитивной погрешности
        • 5.7.5. Мультипликативная погрешность
    • ГЛАВА 6. Примеры использования УПТ на ИОУ
      • §6.1. Использование инвертирующего УПТ
        • 6.1.1. Инвертирующий сумматор напряжений
        • 6.1.2. Интегратор
        • 6.1.3. Преобразователь тока в напряжение
        • 6.1.4. Устранение неинформационного нулевого уровня
      • §6.2. Использование неинвертирующего УПТ
        • 6.2.1. Повторитель напряжения
        • 6.2.2. Неинвертирующий сумматор напряжений
        • 6.2.3. Усилитель с программируемым усилением
      • §6.3. Дифференциальные УПТ с обратной связью
        • 6.3.1. Усилитель разности однополярных напряжений
        • 6.3.2. Усилитель разности с повышенным входным сопротивлением
        • 6.3.3. Усилитель разности с повышенным коэффициентом усиления
        • 6.3.4. Измерительный усилитель разности
      • §6.4. Усилитель с мощным выходным каскадом
        • 6.4.1. Общие сведения
        • 6.4.2. Эмиттерный повторитель класса А
        • 6.4.3. Двухтактный эмиттерный повторитель класса В
        • 6.4.3. Достоинства и недостатки каскада класса В
        • 6.4.4. Усилитель с мощным выходным каскадом
        • 6.4.6. Выбор типа транзисторов выходного каскада
        • 6.4.7. Усилительный каскад класса D
      • §6.5. Усилители переменного напряжения
        • 6.5.1. Расчет разделительного конденсатора
        • 6.5.2. Инвертирующий УНЧ
        • 6.5.3. Влияние нулевого уровня УПТ
        • 6.5.4. Порядок расчета инвертирующего УНЧ
        • 6.5.5. Неинвертирующий УНЧ
        • 6.5.6. Неинвертирующий УНЧ с раздельной ООС по переменному и постоянному токам
        • 6.5.6. Неинвертирующий УНЧ с повышенным входным сопротивлением
      • §6.6. Однополярное питание усилителей
        • 6.6.1. Смещение информационной составляющей
        • 6.6.2. Учет смещения сигнала при обработке
        • 6.6.3. Инвертирующий УНЧ с однополярным питанием
        • 6.6.4. Параметры ИОУ при однополярном питании
        • 6.6.5. Получение отрицательного напряжения из импульсов
      • §6.7. Генератор синусоидальных колебаний
        • 6.7.1. Общие сведения
        • 6.7.2. Условия возникновения генерации в усилительной схеме
        • 6.7.3. Схема генератора Вина
        • 6.7.4. Коэффициент передачи звена обратной связи
        • 6.7.5. Нахождение частоты генерации
        • 6.7.6. Нахождение требуемого коэффициента усиления
      • §6.8. Кварцевые генераторы
        • 6.8.1. Свойства кварцевого резонатора
        • 6.8.2. Кварцевый генератор на неинвертирующем усилителе
        • 6.8.3. Кварцевый генератор на инвертирующем усилителе
    • ГЛАВА 7. Внутренние ресурсы ОВМ семейства х51
      • §7.1. Общее описание ОВМ х51
        • 7.1.1. Внутренняя структура ОВМ
        • 7.1.2. Процессорное ядро
        • 7.1.3. Внутренняя периферия
        • 7.1.4. Условное графическое обозначение
        • 7.1.5. Служебные выводы общего назначения
        • 7.1.6. Выводы для обслуживания внешней памяти
        • 7.1.7. Альтернативные функции порта Р3
      • §7.2. Особенности выходных цепей портов
        • 7.2.1. Выходные цепи порта Р0
        • 7.2.2. Выходные цепи портов P1, P2, РЗ
        • 7.2.3. Особенности маловыводного варианта х51
        • 7.2.4. Подключение нагрузки к выводу порта
        • 7.2.5. Внешний ключ на n-p-n транзисторе
        • 7.2.6. Внешний ключ на p-n-p транзисторе
      • §7.3. Работа ОВМ и структура памяти
        • 7.3.1. Общие сведения
        • 7.3.2. Структура памяти команд (ПЗУ)
        • 7.3.3. Способы занесения кодов во внутреннее ПЗУ
        • 7.3.4. Структура памяти данных
        • 7.3.5. Навигация по ячейкам памяти
      • §7.4. Спецрегистры ОВМ х51
        • 7.4.1. Аккумулятор
        • 7.4.2. Регистр признаков
        • 7.4.3. "Нефиксируемые" признаки результата
        • 7.4.4. Особые биты регистра признаков
        • 7.4.5. Регистры указатели
        • 7.4.6. Спецрегистры внутренней периферии (SFR)
      • §7.5. Память данных - регистры и операнды
        • 7.5.1. Структура основного ОЗУ
        • 7.5.2. Определение операндов пользователя
        • 7.5.3. Использование зарегистрированных имен
      • §7.6. Методы адресации операндов
        • 7.6.1. Непосредственная адресация
        • 7.6.2. Регистровая адресация
        • 7.6.3. Прямая адресация
        • 7.6.4. Косвенная адресация
        • 7.6.5. Относительная адресация
      • §7.7. Особенности ассемблерных команд
        • 7.7.1. Мнемокоды команд
        • 7.7.2. Особенности записи мнемокода команды
      • §7.8. Команды пересылки данных
        • 7.8.1. Общий вид команд пересылки
        • 7.8.2. Регистровые пересылки
        • 7.8.3. Пересылки с косвенно-регистровой адресацией
        • 7.8.4. Пересылки с прямой адресацией
        • 7.8.5. Пересылка (загрузка) констант
        • 7.8.6. Загрузка констант из ПЗУ с адресацией по сумме регистров
      • §7.9. Арифметические команды
        • 7.9.1. Общие особенности
        • 7.9.2. Команды сложения (ADD)
        • 7.9.3. Команды вычитания
        • 7.9.4. Команда десятичной коррекции аккумулятора
        • 7.9.5. Команда умножения
        • 7.9.6. Команда деления
      • §7.10. Логические команды
        • 7.10.1. Команды логического умножения
        • 7.10.2. Команды логического сложения
        • 7.10.3. Команды "исключающего ИЛИ"
        • 7.10.4. Команды ротации (сдвига)
        • 7.10.5. Команды очистки и инвертирования аккумулятора
        • 7.10.6. Команды побитовой обработки
      • §7.11. Команды передачи управления
        • 7.11.1. Общие сведения
        • 7.11.2. Разновидности команд перехода
        • 7.11.3. Безусловные переходы
        • 7.11.4. Условные переходы
        • 7.11.5. Сдвоенные условные команды перехода
        • 7.11.6. Вызовы подпрограмм
      • §7.12. Оформление ассемблерной программы
        • 7.12.1. Структура ассемблерной программы
        • 7.12.2. Определение констант и распределение внешних выводов
        • 7.12.3. Резервирование переменных в памяти данных
        • 7.12.4. Заполнение особых ячеек в ПЗУ
        • 7.12.5. Текст основной части программы
        • 7.12.6. Подпрограмма и макрос
        • 7.12.7. Тексты используемых процедур
        • 7.12.8. Размещение массивов констант в ПЗУ
        • 7.12.9. Общие советы
    • ГЛАВА 8. Управление внутренней аппаратурой ОВМ х51
      • §8.1. Вывод информации битовыми командами
        • 8.1.1. Особенности адресации битов
        • 8.1.2. Установка, сброс и инвертирование отдельных битов
        • 8.1.3. Вывод (копирование) групп битов
        • 8.1.4. Вывод битов в последовательном формате
      • §8.2. Ввод информации битовыми командами
        • 8.2.1. Ввод (чтение) одиночного бита
        • 8.2.2. Чтение и анализ бита
        • 8.2.3. Чтение групп битов из разных портов
        • 8.2.4. Чтение последовательного формата битов
      • §8.3. Ввод-вывод информации байтовыми командами
        • 8.3.1. Вывод (запись) байтовых констант и переменных
        • 8.3.2. Установка групп битов байтовыми командами
        • 8.3.3. Сброс групп битов байтовыми командами
        • 8.3.4. Инвертирование групп битов байтовыми командами
        • 8.3.5. Ввод (чтение) байтовой информации
        • 8.3.6. Чтение групп битов байтовыми командами
      • §8.4. Управление прерываниями
        • 8.4.1. Общие сведения
        • 8.4.2. Регистр разрешения прерываний IE
        • 8.4.3. Регистр управления приоритетами IP
        • 8.4.4. Управление типом внешних прерываний
        • 8.4.5. Запросы прерываний
      • §8.5. Пример программы для внешнего прерывания
        • 8.5.1. Организация внешнего прерывания
        • 8.5.2. Пример процедуры внешнего прерывания
        • 8.5.3. Использование процедуры прерывания
      • §8.6. Регистры и возможности таймеров
        • 8.6.1. Регистр управления таймерами TCON
        • 8.6.2. Формат регистра режима TMOD
        • 8.6.3. Инициализация (загрузка) регистра TMOD
        • 8.6.4. Загрузка регистров данных
        • 8.6.5. Чтение регистров данных
      • §8.7. Счет времени при помощи таймеров
        • 8.7.1. Общие сведения
        • 8.7.2. 16-битный счет времени
        • 8.7.3. 8-битный счет времени с перезагрузкой
        • 8.7.4. Отсчет времени без использования прерывания
        • 8.7.5. Отсчет времени с использованием прерываний
      • §8.8. Управление последовательным портом
        • 8.8.1. Общие сведения
        • 8.8.2. Назначение битов регистра управления SCON
        • 8.8.3. Управление режимами последовательного порта
        • 8.8.4. Режим аппаратного различения 9 бита при приеме
        • 8.8.5. Бит последовательного порта в регистре управления мощностью PCON
      • §8.9. Инициализация последовательного порта
        • 8.9.1. Выбор режима тактирования последовательного порта
        • 8.9.2. Использование таймера Т1 для тактирования последовательного порта
        • 8.9.3. Погрешность задания стандартной скорости
        • 8.9.4. Пример инициализации последовательного порта
      • §8.10. Процедуры для последовательного порта
        • 8.10.1. Программное ожидание посылки
        • 8.10.2. Прием по прерыванию
        • 8.10.3. Передача байта без использования прерываний
        • 8.10.4. Передача с ожиданием окончания посылки
        • 8.10.5. Передача пакета данных по прерыванию
    • ГЛАВА 9. Особенности программирования ОВМ х51 на языке Си
      • §9.1. Директивы #include и #define
        • 9.1.1. Общие сведения
        • 9.1.2. Особенности включаемых файлов
        • 9.1.3. Директива препроцессора #define
      • §9.2. Ресурсы ОВМ х51 для языка Си
        • 9.2.1. Общие сведения
        • 9.2.2. Указание места размещения переменных
        • 9.2.3. Размещение локальных переменных
        • 9.2.4. Работа со спецрегистрами
        • 9.2.5. Ассемблерные вставки
      • §9.3. Объявления переменных и констант
        • 9.3.1. Объявления переменных
        • 9.3.2. Объявление не удаляемых локальных переменных
        • 9.3.3. "Изменчивые" переменные типа volatile
        • 9.3.4. Объявления констант
        • 9.3.5. Объявления многобайтовых переменных и массивов
      • §9.4. Объявления функций
        • 9.4.1. Общие сведения
        • 9.4.2. Функция, не получающая и не возвращающая данные
        • 9.4.3. Объявление функции, получающей параметры
        • 9.4.4. Объявление функции, возвращающей значение
        • 9.4.5. Бесконечный цикл в главной функции
        • 9.4.6. Пример записи простейшей программы
      • §9.5. Адресуемые биты ОВМ х51
        • 9.5.1. Общие сведения
        • 9.5.2. Объявления битовых переменных
        • 9.5.3. Операции с битовыми переменными
      • §9.6. Типовые преобразования данных
        • 9.6.1. Битовые операции для целочисленных операндов
        • 9.6.2. Сдвиги переменных
        • 9.6.3. Преобразование "коротких" типов переменных в "длинные"
        • 9.6.4. Преобразование бита в целое число
        • 9.6.5. Преобразование "длинных" типов переменных в "короткие"
        • 9.6.6. Преобразование целого числа в бит
      • §9.7. Работа с отдельными битами целых чисел
        • 9.7.1. Указание места бита в целочисленной переменной
        • 9.7.2. Образование маски для нескольких значащих битов
        • 9.7.3. Установка отдельных битов целочисленного операнда
        • 9.7.4. Сброс незначащих битов
        • 9.7.5. Инвертирование отдельных битов
        • 9.7.6. Обмен частей переменных
        • 9.7.7. Объединение (упаковка) битов разных переменных
        • 9.7.8. Разъединение (распаковка) переменной на биты
      • §9.8. Процедуры задержки
        • 9.8.1. Общие сведения
        • 9.8.2. Реализация микросекундных задержек
        • 9.8.3. Реализация задержки при помощи оператора for
        • 9.8.4. Оценка времени задержки mDelayFOR
        • 9.8.5. Реализация задержки при помощи оператора do-while
        • 9.8.6. Эмуляция "паскалевской" процедуры Delay
        • 9.8.7. Использование и недостатки процедур задержки
      • §9.9. Примеры программ преобразования кодов
        • 9.9.1. Вычисление контрольной суммы массива во внешнем ОЗУ
        • 9.9.2. Прием данных в буфер со сдвигом
        • 9.9.3. Скользящее осреднение результатов оцифровки
    • ГЛАВА 10. Управление ресурсами х51 на языке Си
      • §10.1. Вывод-ввод информации битовыми командами
        • 10.1.1. Генерация пачки импульсов
        • 10.1.2. Генерация звука "бип-бип"
        • 10.1.3. Ввод сигнала от контактного датчика
        • 10.1.4. Счет числа нажатий кнопки с "дребезгом"
      • §10.2. Вывод-ввод байтовыми командами
        • 10.2.1. Управление простейшим светофором
        • 10.2.2. Программа для простейшего светофора
        • 10.2.3. Вычисление скан-кода матрицы ключей
        • 10.2.4. Двунаправленный опрос матрицы ключей
        • 10.2.5. Текст программы для двунаправленного опроса
      • §10.3. Регистры и биты системы прерывания
        • 10.3.1 Управление разрешениями и приоритетами
        • 10.3.2. Биты типа внешних прерываний
        • 10.3.3. Биты запросов прерываний
      • §10.4. Оформление прерывающих процедур
        • 10.4.1. Объявление прерывающей процедуры
        • 10.4.2. Результат работы прерывающих процедур
        • 10.4.3. Инициализация прерываний
        • 10.4.4. Пример процедуры для счета внешних импульсов
        • 10.4.5. Измерение частоты внешних импульсов
      • §10.5. Регистры, биты и режимы таймеров
        • 10.5.1. Регистр TCON и пуск-останов счета
        • 10.5.2. Формат регистра TMOD и задание режима
        • 10.5.3. Задание режима счета
        • 10.5.4. Изменение режима только одного из таймеров
        • 10.5.5. Загрузка 16-разрядных регистров данных таймеров
        • 10.5.6. Чтение регистров данных таймеров
      • §10.6. Формирование интервалов времени при помощи таймеров
        • 10.6.1. Общие сведения
        • 10.6.2. Определение кода загрузки таймера
        • 10.6.3. Отсчет заданного времени без использования механизма прерываний
        • 10.6.4. Пример инициализации таймера при работе в режиме прерывания
        • 10.6.5. Отсчет времени с использования механизма прерываний
        • 10.6.6. Использование таймера для отсчета одной секунды
        • 10.4.7. Использование флажков-семафоров
      • §10.7. Измерение длительности и частоты импульсов
        • 10.7.1. Внешнее управление счетом таймера
        • 10.7.2. Программа для измерения длительности импульса соответствует вышеописанной последовательности действий:
        • 10.7.3. Счет переполнений таймера при измерении длинных импульсов
        • 10.7.4. Использование механизма прерываний для определения начала и окончания импульса
        • 10.7.5. Измерение частоты импульсов
      • §10.8. Ресурсы последовательного порта
        • 10.8.1. Регистры данных приемника и передатчика
        • 10.8.2. Регистр управления последовательным портом
        • 10.8.3. Биты задания режима работы последовательного порта (SM0, SM1, SM2, REN)
        • 10.8.4. Особенности работы с девятым битом
      • §10.9. Инициализация последовательного порта
        • 10.9.1. Общие сведения
        • 10.9.2. Задание режима работы последовательного порта битовыми командами
        • 10.9.3. Задание режима работы последовательного порта байтовой командой
        • 10.9.4. Задание скорости и инициализация таймера 1
        • 10.9.5. Удвоение скорости приема-передачи
        • 10.9.6. Пример инициализации последовательного порта
      • §10.10. Процедуры приема для последовательного порта
        • 10.10.1. Программное ожидание посылки
        • 10.10.2. Прием по прерыванию одного байта
        • 10.10.3. Прием по прерыванию заданного количества байтов
        • 10.10.4. Прием строки символов по прерыванию
        • 10.10.5. Примеры простейшей обработки принятой информации
      • §10.11. Процедуры передачи для последовательного порта
        • 10.11.1. Передача одного байта без прерывания
        • 10.11.2. Передача байта с ожиданием окончания посылки
        • 10.11.3. Передача пакета данных без прерывания
        • 10.11.4. Передача пакета по прерыванию
        • 10.11.5. Передача строки символов по прерыванию
        • 10.11.6. Примеры подготовки пакета для передачи
    • ГЛАВА 11. Комбинационные узлы
      • §11.1. Дешифраторы
        • 11.1.1. Общие сведения
        • 11.1.2. Иллюстративная модель дешифратора
        • 11.1.3. Таблица и уравнения для простейшего дешифратора
        • 11.1.4. Схема линейного дешифратора
        • 11.1.5. УГО и микросхемы дешифраторов
        • 11.1.6. Каскадное соединение дешифраторов
        • 11.1.7. Прямоугольный (матричный) дешифратор
      • §11.2. Применение микросхем дешифраторов
        • 11.2.1. Дешифратор в микропроцессорной системе
        • 11.2.2. Программная реализация дешифратора
        • 11.2.3. Реализация табличной функции
        • 11.2.4. Дешифратор для управления банками памяти
        • 11.2.5. Дешифратор адреса для внешних устройств
      • §11.3. Дешифраторы для управления светодиодными индикаторами
        • 11.3.1. Семисегментные индикаторы
        • 11.3.2. Типы семисегментных светодиодных индикаторов
        • 11.3.3. Дешифратор К514ИД1
        • 11.3.4. Дешифратор КР514ИД2
        • 11.3.5. Обслуживание однодекадного индикатора
        • 11.3.6. Обслуживание двухдекадного индикатора
      • §11.4. Дешифраторы в динамических индикаторах
        • 11.4.1. Схема динамического индикатора
        • 11.4.2. Временные диаграммы динамического индикатора
        • 11.4.3. Реализация периодического обслуживания динамического индикатора
        • 11.4.4. Подготовка данных для индикации
        • 11.4.5. Двоично-десятичное преобразование байта
        • 11.4.6. Процедура индикации знакоместа mIndZn3
      • §11.5. Программное управление сегментами одиночного индикатора
        • 11.5.1. Схема
        • 11.5.2. Таблицы для преобразования тетрады в код управления семисегментным индикатором
        • 11.5.3. Ассемблерная программа для табличного преобразования кодов
        • 11.5.4. Программа управления сегментами индикатора
      • §11.6. Динамический индикатор с программно-управляемыми сегментами
        • 11.6.1. Схема четырехзначного динамического индикатора,
        • 11.6.2. Подготовка данных в буфере индикации
        • 11.6.4. Программа индикации знакоместа на Си
      • §11.7. Шифраторы
        • 11.7.1. Общие сведения
        • 11.7.2. Схема линейного шифратора на 8 входов
        • 11.7.3. Каскадный шифратор с 16 входами
        • 11.7.4. Микросхема КР155ИВ1
        • 11.7.5. Программная реализация функции шифратора
      • §11.8. Коммутаторы
        • 11.8.1. Общие сведения
        • 11.8.2. Аналоговый и логический ключи
        • 11.8.3. Реализация коммутатора
        • 11.8.4. Каскадное соединение коммутаторов
        • 11.8.5. Неявный коммутатор на основе элементов с открытым коллектором
        • 11.8.6. Неявный коммутатор на основе элементов с третьим состоянием
        • 11.8.7. Реализация логической табличной функции
        • 11.8.8. Управление внешним коммутатором
      • §11.9. Сумматоры
        • 11.9.1. Полусумматор (сумматор по модулю 2)
        • 11.9.2. "Исключающее ИЛИ", как управляемый инвертор
        • 11.9.3. Полный сумматор
        • 11.9.4. Многоразрядные сумматоры
        • 11.9.5. Арифметико-логическое устройство
      • §11.10. Узлы контроля
        • 11.10.1. Цифровой компаратор
        • 11.10.2. УГО микросхемы цифрового компаратора
        • 11.10.3. Схемы контроля по четности
        • 11.10.4. Искатели старшей единицы
        • 11.10.5. Мажоритарный элемент
    • ГЛАВА 12. Триггеры и регистры
      • §12.1. Триггеры RS-типа
        • 12.1.1. Общие сведения
        • 12.1.2. Асинхронный RS-триггер
        • 12.1.3. Применение RS-триггера для подавления дребезга
        • 12.1.4. Тактируемый уровнем RS-триггер
        • 12.1.5. Тактируемый фронтом (перепадом) RS-триггер
        • 12.1.6. RS-триггеры с приоритетными входами
      • §12.2. Триггеры D-типа
        • 12.2.1. Тактируемый уровнем D-триггер
        • 12.2.2. Тактируемый фронтом триггер D-типа
        • 12.2.3. Микросхема триггера D-типа, тактируемого фронтом
      • §12.3. Триггеры Т- и JK-типов
        • 12.3.1. Асинхронный триггер Т-типа
        • 12.3.2. Синхронный счетный триггер
        • 12.3.3. JK-триггер
        • 12.3.4. Микросхема JК триггера
      • §12.4. Регистры памяти
        • 12.4.1. Общие сведения
        • 12.4.2. Обозначение регистра памяти
        • 12.4.3. Управление приемом информации
        • 12.4.4. Управление выдачей информации
      • §12.5. Регистры сдвига
        • 12.5.1. Общие сведения
        • 12.5.2. Регистр сдвига вправо
        • 12.5.3. Реверсивный регистр сдвига
        • 12.5.4. Микросхема реверсивного регистра КР155ИР13
        • 12.5.5. Регистровая память типа очередь
      • §12.6. Регистры сдвига в асинхронном приемопередатчике
        • 12.6.1. Передатчик асинхронного последовательного порта
        • 12.6.2. Программная передача асинхронной посылки
        • 12.6.3. Приемник асинхронного последовательного порта
        • 12.6.4. Программный прием асинхронной посылки
      • §12.7. Регистр сдвига в синхронном клавиатурном интерфейсе
        • 12.7.1. Передача битов в синхронном виде
        • 12.7.2. Приемник сигналов от клавиатуры
        • 12.7.3. Программная передача синхронной посылки
        • 12.7.4. Программный прием синхронной посылки
      • §12.8. Регистр сдвига в дуплексном синхронном интерфейсе типа SPI
        • 12.8.1. Приемник и передатчик интерфейса SPI
        • 12.8.2. Пример программы приема-передачи для SPI
    • ГЛАВА 13. Счетчики
      • §13.1. Двоичные счетчики
        • 13.1.1. Асинхронный двоичный счетчик
        • 13.1.2. Обозначение асинхронного счетчика
        • 13.1.3. Синхронный двоичный счетчик
        • 13.1.4. Асинхронный реверсивный счетчик
        • 13.1.5. Синхронный реверсивный счетчик
        • 13.1.6. УГО синхронного реверсивного счетчика
      • §13.2. Счетчики с программируемым коэффициентом пересчета
        • 13.2.1. Счетчики с двоично-взвешенным коэффициентом пересчета
        • 13.2.2. Программируемый инкрементный счетчик с асинхронным сбросом
        • 13.2.3. Программируемый инкрементный счетчик с предустановкой
        • 13.2.4. Программируемый декрементный счетчик с предустановкой
        • 13.2.5. Программируемый счетчик с цифровым компаратором
      • §13.3. Двоично-десятичные и часовые счетчики
        • 13.3.1. Двоично-десятичные счетчики
        • 13.3.2. Микросхема асинхронного двоично-десятичного счетчика КР155ИЕ2
        • 13.3.3. Микросхема синхронного реверсивного двоично-десятичного счетчика КР155ИЕ6
        • 13.3.4. Микросхема асинхронного часового счетчика КР155ИЕ4
        • 13.3.5. Схема счетчика секунд или минут
        • 13.3.6. Микросхема цифровых часов с параллельным интерфейсом
        • 13.3.7. Микросхема цифровых часов с последовательным интерфейсом
      • §13.4. Некоторые применения счетчиков
        • 13.4.1. Принцип измерения длительности импульсов и частоты
        • 13.4.2. Распределитель тактов
        • 13.4.3. Командный аппарат
    • ГЛАВА 14. Микросхемы памяти и их использование
      • §14.1. Микросхемы памяти
        • 14.1.1. Общие сведения
        • 14.1.2. Внутренняя структура микросхем памяти
        • 14.1.3. Разновидности запоминающих ячеек ПЗУ
        • 14.1.4. Типы электрически программируемых ПЗУ
        • 14.1.5. Ресурс работы программируемых ПЗУ
        • 14.1.6. Интерфейсы микросхем ППЗУ
        • 14.1.7. Разновидности ячеек ОЗУ
      • §14.2. Некоторые применения ПЗУ
        • 14.2.1. Реализация табличных функций
        • 14.2.2. Реализация командоаппарата
        • 14.2.3. Микропрограммный автомат
        • 14.2.3. Цифро-аналоговый генератор
      • §14.3. Программируемые логические ИС
        • 14.3.1. Общие сведения
        • 14.3.2. Принцип действия программируемого комбинационного устройства
        • 14.3.3. Составные части ПЛИС
        • 14.3.4. Конфигурирование ПЛИС
        • 14.3.5. Программируемые аналоговые ИС
        • 14.3.6. Система на кристалле
      • §14.4. Обмен данными между процессором, ЗУ и ВУ
        • 14.4.1. Средства для обмена
        • 14.4.2. Основные механизмы обмена данными
        • 14.4.3. Синхронный программный обмен
        • 14.4.4. Асинхронный программный обмен
      • §14.5. Подключение регистров и памяти к процессору
        • 14.5.1. Чтение данных из регистра
        • 14.5.2. Чтение данных из ПЗУ
        • 14.5.3. Запись данных во внешний регистр
        • 14.5.4. Подключение ОЗУ для чтения и записи данных
      • §14.6. Подключение внешней памяти к ОВМ
        • 14.6.1. Шины ОВМ для подключения внешней памяти
        • 14.6.2. Подключение внешнего ПЗУ к ОВМ
        • 14.6.3. Подключение внешнего ОЗУ к ОВМ
        • 14.6.4. Программное использование внешнего ОЗУ
        • 14.6.5. Внешнее ОЗУ в качестве памяти команд
      • §14.7. Подключение к ОВМ в режиме 8-битной адресации
        • 14.7.1. Два типа адресации внешней памяти
        • 14.7.2. Подключение микросхемы часов
        • 14.7.3. Подключение АЦП к порту Р0
        • 14.7.4. Подключение ЖКИ с параллельным интерфейсом
    • ГЛАВА 15. Аналоговые ключи и коммутаторы
      • §15.1. Аналоговый ключ
        • 15.1.1. Общие сведения
        • 15.1.2. Проводящее состояние ключа
        • 15.1.3. Непроводящее состояние ключа
        • 15.1.4. Динамическая погрешность ключа
        • 15.1.5. Обозначение аналогового ключа
        • 15.1.6. Выбор микросхемы ключа
      • §15.2. Аналоговый коммутатор
        • 15.2.1. Внутренняя структура и обозначение
        • 15.2.2. Параметры
        • 15.2.3. Пример использования аналогового коммутатора
        • 15.2.4. Разновидности микросхем аналоговых коммутаторов
      • §15.3. Схема выборки-хранения
        • 15.3.1. Схема и принцип действия
        • 15.3.2. Погрешность недозаряда
        • 15.3.3. Погрешность хранения
        • 15.3.4. Микросхема выборки-хранения КР1100СК2
      • §15.4. Аналоговые ключи с изолированным управлением
        • 15.4.1. Ключ с трансформаторным управлением
        • 15.4.2. Ключ с оптическим управлением
        • 15.4.3. Контактные ключи
        • 15.4.4. "Летающий конденсатор"
    • ГЛАВА 16. Цифро-аналоговые преобразователи
      • §16.1. Структура ЦАП
        • 16.1.1. Общие сведения
        • 16.1.2. Основные параметры ЦАП
        • 16.1.3. Структура ЦАП
        • 16.1.4. ЦАП на основе двоично-взвешенных резисторов
        • 16.1.5. ЦАП на основе резисторной матрицы R-2R
      • §16.2. Микросхемы ЦАП и их интерфейсы
        • 16.2.1. Обозначение ЦАП
        • 16.2.2. Параллельный интерфейс ЦАП
        • 16.2.3. Последовательный интерфейс типа SPI
        • 16.2.4. Последовательный интерфейс типа Up/Down
        • 16.2.5. Области использования ЦАП
      • §16.3. Время-импульсный ЦАП
        • 16.3.1. Общие сведения
        • 16.3.2. Формирование ШИМ сигнала
        • 16.3.3. Аппаратное формирование ШИМ сигнала
        • 16.3.4. Сглаживающий фильтр
    • ГЛАВА 17. Пороговые устройства и генераторы импульсов
      • §17.1. Аналоговые компараторы
        • 17.1.1. Общие сведения
        • 17.1.2. Основные параметры компаратора
        • 17.1.3 Схемы сравнения
        • 17.1.4 Двухпороговый компаратор
        • 17.1.5 Формирование прямоугольного сигнала
      • §17.2. Пороговое устройство с гистерезисом (триггер Шмитта)
        • 17.2.1. Общие сведения
        • 17.2.2 Формирование прямоугольного импульса
        • 17.2.3 Логический элемент с гистерезисом
        • 17.2.4 Прецизионный триггер Шмитта
      • §17.3. Микросхема таймера КР1006ВИ1
        • 17.3.1. Общие сведения
        • 17.3.2. Структура микросхемы таймера
        • 17.3.3. Обозначение таймера
        • 17.3.4. Основные параметры таймера КР1006ВИ1
        • 17.3.5. Применение таймера в качестве порогового устройства
      • §17.4. Генератор одиночного импульса на таймере
        • 17.4.1. Схема и временные диаграммы
        • 17.4.2. Определение длительности импульса
        • 17.4.3. Порядок расчета одновибратора
      • §17.5. Автоколебательные генераторы импульсов на таймере
        • 17.5.1. Генератор несимметричных импульсов
        • 17.5.2. Определение частоты несимметричных импульсов
        • 17.5.3. Порядок расчета генератора несимметричных импульсов
        • 17.5.4. Генератор симметричных импульсов
        • 17.5.5. Определение частоты симметричных импульсов
        • 17.5.6. Генератор на основе логического инвертора с гистерезисом
        • 17.5.7. Частотные преобразователи для датчиков
    • ГЛАВА 18. Аналого-цифровые преобразователи
      • §18.1. Общие сведения и параллельный АЦП
        • 18.1.1. Основные параметры АЦП
        • 18.1.2. Параллельный АЦП
        • 18.1.3. Последовательно-параллельный АЦП
      • §18.2. АЦП на основе ЦАП и компаратора
        • 18.2.1. Общие сведения
        • 18.2.2. Развертывающий алгоритм
        • 18.2.3. Следящий алгоритм
        • 18.2.4. Алгоритм поразрядного уравновешивания
      • §18.3. Особенности обслуживания микросхем АЦП
        • 18.3.1. Обслуживание АЦП К572ПВ3
        • 18.3.2. АЦП с последовательным интерфейсом
        • 18.3.3. Программа обслуживания АЦП с последовательным интерфейсом
        • 18.3.4. Особенности встроенных АЦП
      • §18.4. Время-импульсный АЦП развертывающего типа
        • 18.4.1. Основные сведения
        • 18.4.2. Схема простейшего время-импульсного АЦП
        • 18.4.3. Расчетные соотношения
        • 18.4.4. Уменьшение погрешности
      • §18.5. АЦП двойного интегрирования
        • 18.5.1. Общие сведения
        • 18.5.2. Реализация АЦП двойного интегрирования
      • §18.6. Частотные и сигма-дельта АЦП
        • 18.6.1. Частотные АЦП
        • 18.6.2. Преобразователь напряжения в частоту (ПНЧ)
        • 18.6.3. Структура сигма-дельта АЦП
        • 18.6.4. Передискретизация
        • 18.6.4. Замена однобитовых устройств
    • Список используемых сокращений
    • Литература

 

Valid CSS! Valid XHTML 1.1 Rambler's Top100

Вопрос службе поддержки

[x]
Не нашли ответ на свой вопрос?
Хотите сообщить нам об ошибке или неточности на сайте?
Заполните форму и мы обязательно свяжемся с Вами!
Поля, отмеченные *, являются обязательными.

Ваш логин
Как к Вам обращаться
Ваш Email *
Текст вопроса или сообщения *
(не более 1000 символов)
осталось